Certificación SystemReady: cómo garantizar implementaciones sencillas y sin complicaciones de procesadores Arm

Al contemplar la estructura de hardware y software similar a la de un Lego de un diseño de sistema en chip (SoC) de primera línea, una mente con inclinaciones matemáticas podría maravillarse ante la tentadora variedad de posibilidades combinatorias entre sus componentes de hardware y software. En cambio, el equipo de ingeniería encargado de su validación puede tener una perspectiva más fundamentada. En sentido figurado, el equipo podría estar más preocupado por calcular cuánto tiempo habrá que trabajar hasta altas horas de la noche para validar un sistema tan complejo.

Las numerosas interacciones entre los componentes de hardware, como grandes conjuntos de varios tipos de procesadores, tipos de memoria, redes de interconexión y una amplia variedad de periféricos y lógica estándar y personalizados, con los del software, como el software básico, los controladores y las capas dependientes del hardware del sistema operativo, exigen una verificación funcional exhaustiva. Este proceso es computacionalmente intensivo y requiere miles de millones de ciclos para establecer la confianza en un diseño libre de errores antes de la fabricación. El desafío se magnifica por el ritmo incesante de la tecnología, con nuevas versiones de hardware y software que surgen constantemente mientras persiste el soporte para iteraciones anteriores.

Las economías de la depuración del diseño

Un conocido axioma en el campo del diseño electrónico destaca que el costo de corregir un error de diseño se dispara en un orden de magnitud en cada etapa sucesiva del proceso de verificación. Lo que podría costar apenas un dólar corregir en la etapa de verificación básica a nivel de bloques puede dispararse a un millón de dólares cuando el problema surge en el nivel completo del SoC, donde el hardware y el software interactúan estrechamente.

Los riesgos son aún mayores si un fallo de diseño no se detecta hasta después de la fabricación del silicio. La detección de errores posteriores al silicio no solo supone un desafío para los equipos de ingeniería, sino que también puede generar costos exorbitantes que pueden agotar los recursos financieros de una empresa. Para las pequeñas empresas, un escenario de este tipo podría ser catastrófico y potencialmente llevarlas a la quiebra debido a los gastos de rediseño y la pérdida de ingresos causados ​​por el retraso en el lanzamiento de productos.

En la ferozmente competitiva industria de los semiconductores, el margen de error es mínimo. Por lo tanto, una verificación rigurosa en cada etapa del proceso de diseño no es solo una buena práctica, sino una protección fundamental contra las consecuencias potencialmente desastrosas de la detección de errores posteriores al silicio.

El lado positivo es que la industria de automatización del diseño electrónico (EDA) ha estado invirtiendo fuertemente en recursos e innovación para enfrentar el desafío de la verificación previa al silicio. La metodología de verificación Shift-Left es un testimonio del compromiso de la industria para abordar este desafío.

Brazo: eje central Ejemplo de los desafíos de la integración de hardware y software

Entre las empresas de procesadores, Arm es un caso de estudio debido a su amplio catálogo de soluciones IP. Arm ofrece una amplia gama de IP, plataformas y soluciones, que incluyen CPU, GPU, controladores de memoria, interconexiones, seguridad, automoción, IA, IoT y otras tecnologías, cada una diseñada para satisfacer las necesidades de diferentes mercados y aplicaciones. Si bien el número exacto no se conoce públicamente, al sumar actualizaciones y nuevos lanzamientos, asciende a miles de piezas diferentes.

Los diseñadores de SoC que utilizan componentes Arm se enfrentan a un arduo desafío de verificación. Una vez que han seleccionado los componentes IP, deben integrarlos en diseños de SoC complejos, agregar una pila de software para darle vida al diseño y garantizar la conformidad, es decir, la compatibilidad o interoperabilidad del software con el hardware.

Este proceso está plagado de incertidumbres y riesgos.

A menudo, las causas fundamentales de los problemas de integración se pueden rastrear hasta hardware no compatible, como ECAM PCIe no estándar, dispositivos fantasma PCIe o componentes personalizados como transmisores-receptores asíncronos universales (UART) o GIC. Estos problemas pueden provocar fallas de diseño y, potencialmente, fallas graves. Por ejemplo, los sistemas con jerarquías PCIe complejas pueden carecer de soluciones alternativas de firmware, las distribuciones de SO personalizadas pueden recibir actualizaciones de seguridad limitadas y los servidores y clientes de Windows pueden ser incompatibles con ECAM PCI no compatible.

Para abordar estos problemas, un método ampliamente utilizado, pero cada vez más obsoleto, en la industria electrónica son las pruebas posteriores al silicio. Si bien sirven para depurar fallas del hardware después de la fabricación, son inherentemente ineficientes. Este enfoque contradice el principio bien establecido del aumento exponencial de costos, resumido en la frase “cuanto antes, más barato”. Al retrasar la detección de fallas de diseño hasta después de la fabricación del silicio, las empresas incurren en costosas reestructuraciones del silicio y enfrentan plazos más largos.

Afortunadamente, estos problemas se pueden mitigar mucho antes en el ciclo de desarrollo mediante la verificación del diseño previa al silicio. La verificación previa al silicio, que incluye simulación, emulación, verificación formal y de tiempos, permite a los ingenieros identificar y resolver problemas antes de que se fabriquen los chips, lo que reduce significativamente tanto los costos como los riesgos.

La solución revolucionaria de Arm: de ServerReady a SystemReady

Para mitigar este desafío, específicamente para eliminar o al menos reducir las repeticiones de diseño y acelerar el tiempo de comercialización, Arm presentó el Programa de Certificación SystemReady en 2022. Basándose en el éxito del programa ServerReady, que se lanzó en 2018 y estaba dirigido a aplicaciones de servidor, SystemReady amplía la cobertura para incluir diseños como dispositivos de borde, aplicaciones de IoT, sistemas automotrices y más.

En general, las plataformas de hardware proporcionadas por los socios de semiconductores vienen con sus propias pilas de software, es decir, firmware, controladores y sistemas operativos. Estos suelen estar aislados, lo que crea desafíos para los proveedores de sistemas operativos y los proveedores de software independientes (ISV) que necesitan ejecutar aplicaciones en diferentes plataformas, ya que estas configuraciones tienden a ser muy específicas y fragmentadas. SystemReady tiene como objetivo romper estos silos, lo que permite la portabilidad y la interoperabilidad del software en todos los dispositivos A-Class basados ​​en Arm. Cuando se ejecutan sistemas operativos de terceros en dispositivos que cumplen con un conjunto mínimo de requisitos de hardware y firmware basados ​​en las especificaciones de Arm, se inician sin problemas y las aplicaciones se ejecutan sin problemas.

Fundación del programa SystemReady

La base del programa SystemReady de Arm se basa en dos especificaciones clave. En primer lugar, la arquitectura del sistema base (BSA), un conjunto formal de definiciones de plataformas informáticas que abarcan una variedad de sistemas desde la nube hasta el borde de la IoT, garantiza que los sistemas desarrollados internamente o^rdEl software de terceros funciona sin problemas en un universo de hardware basado en Arm. En segundo lugar, un conjunto de especificaciones de firmware complementarias, denominadas Requisitos de arranque base (BBR), complementa las definiciones de BSA. Estos conjuntos de reglas están encapsulados en el conjunto de normas de BSA Compliance Suite, al que se puede acceder en GitHub.

La suite está diseñada para ejecutar pruebas de cumplimiento durante la validación previa al silicio, lo que elimina la necesidad de ejecutar sistemas operativos completos para validar el entorno. Esta validación en etapa temprana evita costosas reescrituras del silicio, acelera la depuración a nivel de sistema y acelera el tiempo de comercialización.

Ecosistema de socios de Arm, el próspero SystemReady

Para llegar a una base de clientes amplia y diversa y, al mismo tiempo, mejorar considerablemente el valor del ecosistema Arm, Arm se ha asociado estratégicamente con una amplia gama de empresas, incluidos líderes en EDA, IP y proveedores de silicio. Estas colaboraciones desempeñan un papel fundamental en el éxito del programa SystemReady de Arm, una iniciativa de certificación que garantiza una compatibilidad perfecta entre plataformas de hardware y pilas de software.

Las principales empresas de EDA aceleran el éxito de la certificación SystemReady

La validación previa al silicio de pilas de software en plataformas de hardware de nuevo diseño exige plataformas de verificación asistidas por hardware, como la emulación y la creación de prototipos FPGA. Estas plataformas son cruciales para garantizar que los nuevos diseños funcionen correctamente en la variedad de condiciones del mundo real a las que se enfrentarán. Los mejores emuladores y prototipos FPGA admiten procesos integrales de verificación y validación, que incluyen depuración de hardware, verificación conjunta de hardware y software, análisis de potencia y rendimiento e incluso pruebas posteriores al silicio para verificaciones finales.

Los principales proveedores de plataformas de verificación asistida por hardware se han unido al programa SystemReady de Arm para permitir que sus clientes que desarrollan SoCs y componentes de Arm validen la conformidad con BSA en plataformas HAV utilizando Transactors e IP de verificación. Al participar en este programa, las empresas de EDA permiten a los desarrolladores validar el software incluso antes de que se agote el silicio, lo que reduce significativamente los riesgos y los costos de desarrollo y, al mismo tiempo, acelera el tiempo de comercialización. El "Estudio de caso de certificación PCIe SystemReady" es un ejemplo de cómo un enfoque colaborativo para la validación previa al silicio puede conducir a una certificación exitosa y a productos listos para el mercado.

Caso práctico: Certificación PCIe SystemReady

El protocolo PCIe es una de las interfaces más utilizadas y populares en la industria electrónica, y admite un amplio espectro de aplicaciones, incluidas redes, almacenamiento, aceleradores de GPU y aceleradores de red. Cada una de estas aplicaciones tiene perfiles de carga de trabajo distintos que interactúan de forma única con los componentes del sistema, lo que convierte a PCIe en un protocolo versátil pero complejo de integrar en plataformas de hardware.

El programa de certificación SystemReady de Arm para la implementación de la arquitectura Arm, incluidos los complejos subsistemas PCIe, está diseñado para garantizar que estas diversas aplicaciones puedan ejecutarse sin problemas en varios entornos de hardware. Para lograr esta certificación es necesario cumplir con un conjunto estricto de reglas de cumplimiento. Estas reglas implican la inyección de secuencias específicas en el puerto PCI y el monitoreo de las respuestas en la capa de protocolo PCI, lo que garantiza que el sistema pueda manejar diferentes tipos de cargas de trabajo en escenarios del mundo real.

Sinopsis y compatibilidad con PCIe SystemReady

Para agilizar este proceso, Synopsys ofrece un modelo de punto final PCI diseñado específicamente para cumplir con los estándares de certificación BSA de Arm. Como se muestra en la Figura 1, el programa de cumplimiento SystemReady es un esfuerzo colaborativo entre Arm, Synopsys y los proveedores de silicio. Mientras que el socio de silicio se centra en desarrollar el código de arranque, Synopsys contribuye con la capa de abstracción de plataforma (PAL), un componente de software crucial que garantiza la ejecución sin problemas de las pruebas de la suite de cumplimiento de Arm en el SoC.

El PAL actúa como intermediario, lo que permite que Compliance Suite se comunique de manera eficaz con los transactores de Synopsys y las IP de verificación (VIP), maximizando así la cobertura de las pruebas y capturando casos especiales que de otro modo podrían pasarse por alto. Esta integración garantiza pruebas exhaustivas de los subsistemas PCIe, lo que brinda a los desarrolladores la confianza de que sus diseños cumplen con los estándares más altos de compatibilidad y rendimiento.

Verificación del rendimiento y evolución del protocolo PCIe

Además de las pruebas de cumplimiento, la verificación del rendimiento es un aspecto fundamental de la validación del diseño previo al silicio para las interfaces PCIe. Cuando los sistemas se actualizan a generaciones más nuevas de protocolos PCIe, como pasar de PCIe Gen 5 a PCIe Gen 6, implica una inversión significativa. Sin embargo, es fundamental verificar que el sistema esté completamente equipado para manejar el ancho de banda adicional y las mejoras de rendimiento que ofrece el protocolo más nuevo. La validación del rendimiento ayuda a determinar si un SoC en desarrollo puede gestionar varias cargas de trabajo y descubrir posibles cuellos de botella que podrían impedir que el sistema obtenga todos los beneficios de la actualización.

La compatibilidad de Synopsys con la integración de Compliance Suite agrega una capa adicional de validación de rendimiento, lo que permite a los usuarios ejecutar escenarios de rendimiento integrales, especialmente centrados en el subsistema PCI. Esto garantiza que el subsistema PCIe no solo cumpla con los requisitos arquitectónicos de Arm, sino que también logre un rendimiento óptimo en una variedad de aplicaciones SoC.

Conclusión

Al garantizar que las pilas de software sean portátiles e interoperables en una amplia gama de plataformas, desde servidores en la nube hasta dispositivos de borde y aplicaciones de IoT,Programa SystemReady de Arm desempeña un papel fundamental a la hora de minimizar los riesgos de diseño. Esta estandarización reduce significativamente los costos de diseño y acelera el tiempo de comercialización, lo que permite a las empresas ofrecer productos que funcionan sin problemas desde el primer momento.

SystemReady no solo mejora la eficiencia del diseño, sino que también abre nuevas vías para la expansión del mercado total direccionable (TAM). Al garantizar la compatibilidad y reducir la complejidad del desarrollo, el programa permite a los socios de Arm apuntar a una gama más amplia de industrias y aplicaciones, lo que les proporciona una clara ventaja competitiva.

Estos esfuerzos subrayan el compromiso de Arm de potenciar su ecosistema e impulsar la innovación en toda la industria.

Lea también

La inmensidad del desarrollo de software y los desafíos de la depuración (parte 1 de 4)

La inmensidad del desarrollo de software y los desafíos de la depuración (parte 2 de 4)

La inmensidad del desarrollo de software y los desafíos de la depuración (parte 3 de 4)

La inmensidad del desarrollo de software y los desafíos de la depuración (parte 4 de 4)

Comparte esta publicación a través de:

• Distribución de relaciones públicas y contenido potenciado por SEO. Consiga amplificado hoy.
• PlatoData.Network Vertical Generativo Ai. Empodérate. Accede Aquí.
• PlatoAiStream. Inteligencia Web3. Conocimiento amplificado. Accede Aquí.
• PlatoESG. Carbón, tecnología limpia, Energía, Ambiente, Solar, Gestión de residuos. Accede Aquí.
• PlatoSalud. Inteligencia en Biotecnología y Ensayos Clínicos. Accede Aquí.
• Fuente: https://semiwiki.com/eda/synopsys/351014-systemready-certified-ensuring-effortless-out-of-the-box-arm-processor-deployments/