Noticias: Microelectrónica
9 de diciembre 2024
Imec integra un chip InP en un intercalador de silicio RF de 300 mm, lo que produce una pérdida de inserción de 0.1 dB a 140 GHz
En la 70.ª reunión anual de dispositivos electrónicos internacionales IEEE (IEDM 2024) en San Francisco, California, EE. UU. (del 7 al 11 de diciembre), el centro de investigación en nanoelectrónica imec de Lovaina, Bélgica, presentó los resultados de la heterointegración de chiplets de fosfuro de indio (InP) en un intercalador de silicio de RF de 300 mm. La integración de los chiplets se produce con una pérdida de inserción insignificante de 0.1 dB a 140 GHz. Además, no se observa ninguna degradación del rendimiento al ensamblar un amplificador de potencia (PA) de InP de dos etapas. Como el primero en lograr esto, imec afirma que sus hallazgos marcan un hito en el desarrollo de módulos compactos y energéticamente eficientes para comunicaciones y detección por radar por encima de los 100 GHz.
Para satisfacer la demanda de transferencias de datos más rápidas, mayor ancho de banda y generación avanzada de imágenes, los sistemas de comunicación y detección (por radar) de próxima generación deben utilizar bandas de frecuencia más altas, señala imec. Este cambio requiere componentes compactos, de costo optimizado y de bajo consumo de energía que funcionen a velocidades más altas y proporcionen más potencia de salida que las tecnologías actuales.
Imec considera que la tecnología heterogénea III–V/Si-CMOS es un camino prometedor, y que el InP tiene un potencial particular debido a su alta ganancia y eficiencia energética en frecuencias de mmWave y sub-THz. Sin embargo, la tecnología InP existente tiene varios inconvenientes, como el uso de obleas de tamaño pequeño y el procesamiento mediante litografía por haz de electrones, mientras que una gran parte del área de diseño está ocupada por componentes pasivos y backends basados en oro, lo que limita la aplicación del InP a nichos de mercado.
“Al utilizar InP solo donde su rendimiento inigualable es esencial, imec está allanando el camino hacia soluciones escalables y rentables de ondas milimétricas y sub-THz”, afirma Siddhartha Sinha, miembro principal del personal técnico de imec. “Es aquí donde un enfoque de chiplet se vuelve esencial”.
Pérdida de inserción de 0.1 dB a 140 GHz, sin degradación del rendimiento en InP PA
Basándose en su tecnología de interposición de silicio, imec ha adaptado su experiencia en tecnología 2.5 para permitir aplicaciones de RF de próxima generación, ofreciendo una pérdida ultrabaja y una integración compacta para señales mmWave y sub-THz.
“La tecnología de interposición de silicio ha sido fundamental para los casos de uso digitales y de HPC”, señala Siddhartha Sinha. “imec tiene una amplia experiencia en el desarrollo de los facilitadores subyacentes, como microprotuberancias escaladas, TSV [vías a través del silicio] de alta relación de aspecto y enrutamiento de damasquinado de cobre multicapa para satisfacer las necesidades de enrutamiento de alta densidad de estas aplicaciones”, agrega. “Aprovechando este conocimiento, ahora hemos adaptado la tecnología de interposición de silicio para que también se adapte a las aplicaciones de RF agregando pequeños chiplets InP de alto rendimiento utilizando procesos similares a CMOS”.
imec afirma que su intercalador RF añade capas de RF de baja pérdida sobre un intercalador digital para enrutar señales mmWave. Al utilizar interconexiones de tamaño reducido con un paso de chip invertido de 40 µm, las interconexiones pasivas entre los chiplets InP y el intercalador RF muestran una pérdida de inserción de 0.1 dB a 140 GHz, lo que es insignificante. Además, un amplificador de potencia (PA) InP de dos etapas demuestra lo que se dice que es un rendimiento excelente sin que se observe degradación después del ensamblaje, lo que valida la eficacia del enfoque de chiplets InP.
Cómo hacer que InP sea compatible con los módulos y conjuntos de herramientas de procesamiento CMOS
Sobre la base de los resultados presentados en IEDM, imec continúa explorando más avances en interposers como parte de un programa más amplio para hacer que InP sea compatible con los módulos y conjuntos de herramientas de procesamiento CMOS.
“Además de desarrollar un demostrador para aplicaciones de radar y arreglos en fase de ondas milimétricas, nuestro objetivo es reducir aún más el tamaño de los chiplets de InP, preservando al mismo tiempo su rendimiento superior en RF”, afirma Siddhartha Sinha. “También planeamos agregar nuevas características de interposición de RF de Si a la plataforma, incluidos inductores pasivos y MIMCAP, así como integración de TSV y adelgazamiento de obleas”, agrega. “Al mismo tiempo, estamos poniendo la plataforma a disposición de los socios para la creación de prototipos, lo que les permitirá experimentar con la plataforma de I+D de interposición de RF de imec”.
- Distribución de relaciones públicas y contenido potenciado por SEO. Consiga amplificado hoy.
- PlatoData.Network Vertical Generativo Ai. Empodérate. Accede Aquí.
- PlatoAiStream. Inteligencia Web3. Conocimiento amplificado. Accede Aquí.
- PlatoESG. Carbón, tecnología limpia, Energía, Ambiente, Solar, Gestión de residuos. Accede Aquí.
- PlatoSalud. Inteligencia en Biotecnología y Ensayos Clínicos. Accede Aquí.
- Fuente: https://www.semiconductor-today.com/news_items/2024/dec/imec-091224.shtml
