El número de desafíos está aumentando en los semiconductores de potencia, al igual que en los chips tradicionales. Es necesario considerar la disipación térmica y los gradientes, las nuevas reglas de diseño y las cuestiones de diseño, especialmente en el contexto de un voltaje más alto y mayores demandas de rendimiento. Roland Jancke, jefe de metodología de diseño en la división de ingeniería de sistemas adaptativos de Fraunhofer IIS, habla sobre los problemas en la integración de semiconductores de potencia con otros dispositivos, los diferentes impactos del embalaje y cómo estos dispositivos se degradarán con el tiempo.

[Contenido incrustado]