A lo largo de los años, hemos visto una amplia gama de avances en los servicios de diseño de semiconductores. El Asociación de la industria de semiconductores (SIA) anunció que la industria global de semiconductores registró ventas por $468.8 millones en 2018, el total anual más alto de la industria y un aumento del 13.7 % con respecto a las ventas de 2017.
A medida que la demanda de servicios de diseño de nodos de tecnología de semiconductores continúa aumentando y la industria es testigo de una gama más amplia de nuevas innovaciones tecnológicas, podemos ver claramente un movimiento hacia geometrías más bajas (7nm, 10nm, 12nm, 16nm, etc.). Los impulsores clave detrás de esta tendencia son los beneficios en términos de potencia, área y varias otras características que son posibles con geometrías más bajas.
La proliferación del diseño de geometría inferior ha impulsado el negocio en varias áreas, especialmente en los sectores de movilidad, comunicación, IoT, nube, IA para plataformas de hardware (ASIC, FPGA, tableros).
Entregar a tiempo un proyecto de diseño de nodo de tecnología más baja es importante en el mercado dinámico y competitivo de hoy. Sin embargo, hay muchas incógnitas en la geometría inferior que impactan en la entrega programada del proyecto/producto. Teniendo en cuenta los siguientes elementos, es posible Garantizar la entrega a tiempo en los nodos de menor tecnología.
1. Modelado de costos de nodos de tecnología más baja
Un líder de diseño de chips proporciona el fuerte liderazgo técnico requerido y tiene la responsabilidad general del diseño del circuito integrado.
Este gráfico brinda una breve idea sobre la optimización de costos en varios nodos de geometría inferior (65nm a 5nm) para el desarrollo de un nuevo producto
Fuente de la imagen: ExtremeTech.com
Para el diseño de geometría inferior, los ingenieros de VLSI deben definir las actividades desde la especificación hasta el diseño de silicio, secuenciarlas en el orden correcto, estimar los recursos necesarios y estimar el tiempo necesario para completar las tareas. Al mismo tiempo, deben centrarse en la reducción del costo total del sistema y al mismo tiempo satisfacer los requisitos de servicio específicos. Las siguientes son las acciones que los ingenieros pueden tomar para la optimización de costos:
- Uso patrones múltiples
- Uso adecuado técnicas de diseño para la capacidad de prueba (DFT)
- Apalancamiento fabricación de mascarillas, interconexiones y proceso de control de
-
Descargar el caso
Diseño físico de un ASIC de conmutador Ethernet programable superrápido basado en 7 nm
En diferentes métodos de diseño porque la reducción de escala de los nodos ya no es rentable. Para la mejora continua del desempeño junto con el control de costos, algunas empresas ahora están buscando un monolítico circuitos integrados 3D en lugar de una implementación plana convencional, ya que esto puede proporcionar Ahorro de energía del 30 %, aumento del rendimiento del 40 % y reducción del costo entre un 5 % y un 10 % sin cambiar a un nuevo nodo.
2. Análisis de datos avanzados para la fabricación de chips inteligentes
En el proceso de fabricación de chips semiconductores, se genera un gran volumen de datos en la planta de fabricación. A lo largo de los años, la cantidad de estos datos ha seguido creciendo exponencialmente con cada nueva dimensión de nodo tecnológico. Los ingenieros han jugado un papel fundamental en la generación y el análisis de datos con el objetivo de mejorar el rendimiento y el mantenimiento predictivo, mejorar la I+D, mejorar la eficiencia del producto y más.
Fuente de la imagen: McKinsey & Company
Aplicación de análisis avanzados en la fabricación de chips puede ayudar a mejorar la calidad o el rendimiento de los componentes individuales, reducir el tiempo de prueba para garantizar la calidad, aumentar el rendimiento, aumentar la disponibilidad del equipo y reducir los costos operativos.
3. Gestión eficiente de la cadena de suministro
Dado que la nueva tecnología suele lanzarse más rápido que el cronograma de I+D, todos en la industria de fabricación de chips se enfrentan a un problema en la gestión de la cadena de suministro de circuitos integrados. La gran pregunta es: cómo mejorar la eficiencia y la rentabilidad en este escenario.
Fuente de la imagen: Tensoft.com
La respuesta es una toma de decisiones más rápida y una integración eficiente de varios proveedores, requisitos de clientes, centros de distribución, almacenes y tiendas para que la mercadería se produzca con visibilidad de la cadena de suministro de extremo a extremo y se distribuya en las cantidades correctas, en el momento correcto al cliente. ubicación correcta para minimizar el costo total del sistema.
¿Cómo entregar a tiempo en los Nodos de Tecnología Inferior? #LowerTechnologyNode #TimeToMarket #ProductEngineering #SupplyChain #Cost #ChipDesign vía @einfochipsltd
4. Proceso para la entrega oportuna
La entrega mejorada al cliente es una parte fundamental de los servicios de diseño de semiconductores. Incluye configurar la captura de pedidos para trabajar con pedidos en tiempo de ejecución, optimización de computación en la nube, logística y la transferencia del producto final a un cliente, mientras los mantiene actualizados con toda la información requerida en cada etapa. La planificación del flujo completo garantiza que no se pierdan plazos críticos para el proyecto.
Para superar los retrasos, las empresas de diseño de semiconductores pueden:
- Minimice el uso de flujos personalizados y cambie a flujos de lugar y ruta para obtener mejores capacidades de ruta de datos físicos.
- Establecer y adherirse a un tiempo de respuesta rápido a los requisitos del cliente y solicitudes de cambio.
- Obtenga información en tiempo real desde las especificaciones hasta la disponibilidad de silicio en términos de flujo de diseño de semiconductores, ubicación, reserva y cantidad.
- Garantizar la comunicación colaborativa entre los equipos que trabajan en el proyecto.
- Centrarse en el análisis de criticidad: reducir el riesgo de fallas funcionales del diseño para evitar interrupciones comerciales.
- Obtenga experiencia en la utilización de múltiples herramientas para administrar el proyecto.
- Adopte mejores tecnologías (TSMC, GF, UMC, Samsung), mejor metodología (bajo consumo de energía y rendimiento de alta velocidad), mejores herramientas (Innovus, Synopsys, ICC2, Primetime, ICV).
¿Cómo se posiciona eInfochips para servir al mercado?
Si desea diseñar productos innovadores más rápido, optimice los costos de I+D, mejore el tiempo de comercialización, mejore la eficiencia operativa o maximice el retorno de la inversión (ROI), eInfochips (una empresa Arrow) es el socio de diseño adecuado.
eInfochips ha trabajado con muchas de las principales empresas globales para contribuir con más de 500 diseños de productos, con más de 40 millones de implementaciones en todo el mundo.. eInfochips tiene un gran grupo de ingenieros que poseen especialización en servicios PES, con un enfoque en I+D en profundidad y desarrollo de nuevos productos.
Con el fin de entregar el producto en un plazo breve de comercialización, eInfochips proporciona servicios de diseño ASIC, FPGA y SoC basados en protocolos de interfaz estándar. Incluye:
- Servicios de aprobación en el front-end (diseño RTL, Verificación) y back-end (diseño físico y DFT-DFM)
- Servicios de diseño llave en mano que cubren Netlist a GDSII y diseño de diseño
- Uso de IP reutilizables y un marco que ayudan a la empresa a reducir el tiempo y el costo de desarrollo del producto para un tiempo de comercialización más rápido y adecuado
