Uno de los grandes atractivos de RISC-V es que permite a los equipos de diseño crear chips o chiplets únicos y realizar modificaciones en la arquitectura del conjunto de instrucciones. Ese grado adicional de libertad también crea algunos problemas cuando se trata de integrar esos diseños en paquetes o sistemas porque pueden requerir enfoques de conectividad no estándar. Frank Schirrmeister, vicepresidente de marketing de Arteris, habla con Semiconductor Engineering sobre cómo definir qué bloques deben comunicarse con otros bloques, cómo crear coherencia de caché en un diseño y las diferentes interfaces que deben considerarse en un sistema complejo.

[Contenido incrustado]