Escribir restricciones de diseño se está volviendo más difícil a medida que los chips se vuelven más heterogéneos y se espera que funcionen por más tiempo en el campo. El tiempo y el poder pueden cambiar con el tiempo, y las restricciones deben ajustarse a ese contexto cambiante. Ajay Daga de Synopsys habla con la ingeniería de Semiconductores sobre los desafíos de empujar las restricciones a diferentes partes jerárquicas de un diseño y cómo minimizar el tamaño de esas restricciones y reducir el ruido en los resultados.
[Contenido incrustado]
ed sperling
(todos los mensajes)
Ed Sperling es el editor en jefe de Semiconductor Engineering.
- Distribución de relaciones públicas y contenido potenciado por SEO. Consiga amplificado hoy.
- PlatoAiStream. Inteligencia de datos Web3. Conocimiento amplificado. Accede Aquí.
- Acuñando el futuro con Adryenn Ashley. Accede Aquí.
- Compra y Vende Acciones en Empresas PRE-IPO con PREIPO®. Accede Aquí.
- Fuente: https://semiengineering.com/challenges-in-writing-sdc-constraints/