Investigadores de UT Austin, Arm Research e imec presentan un nuevo documento técnico titulado "Una evaluación holística de los rieles de alimentación enterrados y la alimentación trasera para nodos tecnológicos de menos de 5 nm".
Encuentra los documento técnico aquí. Publicado en julio de 2022.
SST Nibhanupudi et al., "Una evaluación holística de los rieles de energía enterrados y la energía de la parte posterior para los nodos tecnológicos de menos de 5 nm", en IEEE Transactions on Electron Devices, vol. 69, núm. 8, págs. 4453-4459, agosto de 2022, doi: 10.1109/TED.2022.3186657.
Lectura relacionada
Ampliación de las interconexiones de cobre a 2 nm
Desde vías de baja resistencia hasta rieles de alimentación enterrados, se necesitan múltiples estrategias para introducir chips de 2 nm.
Lucha con analógico a 3 nm
Una tecnología de fabricación que no proporciona capacidades de diseño analógico adecuadas no es un proceso comercialmente viable. Pero, ¿qué tan bueno tiene que ser?
Dentro de la ambiciosa hoja de ruta de Intel
Cinco nodos de proceso en cuatro años, EUV de alta NA, 3D-IC, chiplets, enlace híbrido y más.
Rompiendo la barrera de los 2nm
Se requerirán nuevas interconexiones y procesos para llegar a los siguientes nodos de proceso.
