controlador de potencia en chip RISC-V; colocación de chiplet; aceleración en CPU; omitir ataques de fallas en RISC-V; computación en memoria; microscopía de túnel de barrido nanoescala; seguridad memristor; transistores térmicos; especulación segura para la política de tiempo constante; BDD con gestión de memoria dinámica.
Nuevos documentos técnicos agregados recientemente a Semiconductor Engineering's biblioteca:
| Papel técnico | Organizaciones de investigacion |
|---|---|
| Un controlador de potencia paralelo en chip RISC-V para procesadores HPC de muchos núcleos con potencia y emulación térmica de hardware en el bucle basado en FPGA | ETH Zurich y Universidad de Bolonia |
| Colocación de chiplet para 2.5D IC con árbol basado en pares de secuencias y consideración térmica | Universidad Nacional Yang Ming Chiao Tung (Taiwán) |
| VEGETA: Extensiones integradas verticalmente para baldosas GEMM escasas/densas Aceleración en CPU | Tecnología de Georgia e Intel Labs |
| CompaSeC: una contramedida de seguridad asistida por compilador para abordar el salto de instrucciones Ataques de fallas en RISC-V | TU Munich y el Instituto Fraunhofer de Seguridad Aplicada e Integrada (AISEC) |
| Evaluación experimental de operaciones de multiplicación de matriz vectorial basadas en RRAM multinivel para Computación en memoria | IHP (Instituto Leibniz de Microelectrónica de Alto Rendimiento) |
| Sonda de bomba óptica disparable externamente microscopía de túnel de barrido con una resolución de tiempo de decenas de picosegundos |
Universidad de Tsukuba y UNISOKU Co. |
| Revisión de técnicas de seguridad para sistemas informáticos memristor | Instituto de Tecnología de Israel, Universidad Friedrich Schiller de Jena (Alemania) e Instituto Leibniz de Tecnología Fotónica (IPHT) |
| EDDY: un paquete BDD multinúcleo con Gestión de memoria dinámica y Fragmentación Reducida | Universidad de Bremen |
| ProSpeCT: especulación demostrablemente segura para la política de tiempo constante (Versión extendida) | imec-DistriNet en KU Leuven, CEA, List, Université Paris Saclay e INRIA |
| Electroquímico de estado sólido Transistores Térmicos | Universidad de Hokkaido, Universidad Nacional de Pusan y Universidad de Tokio |
Si tiene trabajos de investigación que está tratando de promover, los revisaremos para ver si son adecuados para nuestra audiencia global. Como mínimo, los artículos deben estar bien investigados y documentados, ser relevantes para el ecosistema de semiconductores y estar libres de sesgos de marketing. No hay ningún costo para nosotros al publicar enlaces a los documentos. Envíe sugerencias (a través de la sección de comentarios a continuación) sobre qué más le gustaría que incorporáramos.
Más lectura
Inicio de la biblioteca de papel técnico
Linda Christensen
(todos los mensajes)
Linda Christensen es vicepresidenta de operaciones y escritora colaboradora en Semiconductor Engineering.
- Distribución de relaciones públicas y contenido potenciado por SEO. Consiga amplificado hoy.
- Platoblockchain. Inteligencia del Metaverso Web3. Conocimiento amplificado. Accede Aquí.
- Fuente: https://semiengineering.com/chip-industrys-technical-paper-roundup-feb-28/
