Investigadores de Infineon Technologies publicaron un nuevo artículo técnico titulado “Todo artificial, menos inteligencia: GenAI a través de la lente de la verificación formal”. Resumen “Hardware moderno...
Nos estamos acercando a la Conferencia Anual de Automatización del Diseño (DAC) de julio en San Francisco, y todos los años me gusta hacer las rondas de...
Por Dan Yu, Harry Foster y Tom Fitzpatrick Bienvenidos a la era de EDA 4.0, donde estamos presenciando una transformación revolucionaria en el diseño electrónico...
Anteriormente escribí en un blog sobre la verificación funcional de IC y ASIC, por lo que hoy es el momento de redondear eso con el estado de la verificación funcional de FPGA....
La conectividad de red en chip (NoC) es omnipresente en los SoC, por lo que debería ser un vector de ataque atractivo. ¿Es posible probar la robustez contra un...
Necesitamos chips y SoC cada vez más complejos para todas las aplicaciones nuevas que utilizan las últimas tecnologías como la IA. Por ejemplo, el 5nm de Apple...
Dado que la verificación funcional consume más tiempo y esfuerzo que el diseño, la industria de los chips está buscando todas las formas posibles de hacer que el proceso de verificación...
