Históricamente he evitado los temas de señales mixtas, asumiendo que se desvinculan de lo digital y pueden dejarse en manos de los expertos. Esa simple visión ya no...
Accellera patrocinó un panel de discusión durante el almuerzo en #60DAC, así que me registré y asistí para obtener más información sobre uno de los grupos de trabajo más nuevos para...
Por Dan Yu, Harry Foster y Tom Fitzpatrick Bienvenidos a la era de EDA 4.0, donde estamos presenciando una transformación revolucionaria en el diseño electrónico...
Anteriormente escribí en un blog sobre la verificación funcional de IC y ASIC, por lo que hoy es el momento de redondear eso con el estado de la verificación funcional de FPGA....
Por Anthony Mastroianni y Gordon Allan, los circuitos integrados 3D EDA de Siemens son una extensión emocionante y prometedora de la tecnología de paquetes avanzados heterogéneos al tercer...
Por Tom Fitzpatrick y Peter Grove Los equipos de SoC se pueden dividir en grupos de diseño y verificación. Para diseños digitales, la Metodología Universal de Verificación (UVM),...
Recientemente recibí una actualización de Lu Dai, presidente de Accellera, también director sénior de ingeniería en Qualcomm. Siempre es un placer hablar...
Con requisitos de tiempo de comercialización cada vez más desafiantes, el desarrollo conjunto de IP y firmware es imperativo para todos los proyectos de desarrollo de sistemas. Pero eso no hace que la tarea sea más fácil. Dependiendo de la complejidad del sistema que se está desarrollando, la tarea se vuelve más difícil. Por ejemplo, diferentes piezas de propiedad intelectual pueden ser el resultado de varios equipos... Leer Más
La organización Accellera creó el concepto de un Formato de poder unificado (UPF) en 2006, y en 2007 compartieron la versión 1.0 para que los diseñadores de chips tuvieran una forma estándar de comunicar las intenciones de potencia de los bloques de IP y los chips completos. En 2009, el IEEE recibió la donación de Accellera en la UPF, revisó varios borradores y publicó… Leer Más
